[Title of the Invention] Method of manufacturing a semiconductor device

[Abstract]

[Object]

To provide a method of manufacturing a semiconductor device which has achieved a reduction of number of manufacturing steps.

[Means for solving the problems]

method of manufacturing semiconductor a device constituting DMOS transistors and MOS transistors of logic type in one semiconductor device characterized by including the steps of: forming gate electrodes constituting the DMOS transistors and the MOS transistors of logic type, with a same film (for example, polysilicon film 18) resistant to the hightemperature heat treatment at about 1050 °C or more; and selfaligningly forming a titanium silicide film 36 on polysilicon film 18.

[Claims]

[Claim 1] A method of manufacturing a semiconductor device including a first MOS transistor and a second MOS transistor of a withstanding voltage lower than that of the first MOS transistor, wherein gate electrodes, which constitute the respective first and second MOS transistors, are formed of a same film resistant to a high-temperature heat treatment at approximately 1050 °C or more.

[Claim 2] A method of manufacturing a semiconductor device including a first MOS transistor and a second MOS transistor of a withstanding voltage lower than that of the first MOS transistor, wherein gate electrodes, which constitute the respective first and second MOS transistors, are formed of a same film resistant to a high-temperature heat treatment at approximately 1050 °C or more; and a silicide film is self-aligningly formed on the film.

[Claim 3] The method of manufacturing a semiconductor device according to any one of claims 1 and 2, wherein the first MOS

		,
		•
		•
		-
		~
		•
		•
	•1	
**		

transistor is a DMOS transistor and the second MOS transistor is a MOS transistor of logic type.

[Claim 4] The method of manufacturing a semiconductor device according to any one of claims 1 and 2, wherein the same film is a polysilicon film; and the silicide film is a silicide film obtained by alloying after forming metal on a polysilicon film.

[Claim 5] A method of manufacturing a semiconductor device, comprising the steps of;

in a semiconductor layer of one conductivity forming low-concentration first diffusion oflayer opposite conductivity type for a first MOS transistor, then forming an element isolation film for separating the first MOS transistor and a second MOS transistor by a LOCOS process, and forming a first gate oxide film for dividing the lowconcentration diffusion layer;

forming a second gate oxide film in a region except the element isolation film and the first gate oxide film;

forming a second low-concentration diffusion layer of the opposite conductivity type by ion-implanting impurities of the one conductivity type into the low-concentration layer using as a mask a resist film with an opening on one side of the low-concentration diffusion layer separated with the first gate oxide film interposed therebetween;

forming a third gate oxide film for the second MOS transistor after removing the second gate oxide film on the formation region of the second MOS transistor;

forming a conductive film over an entire surface, and then forming a first gate electrode for the first MOS transistor across the first gate oxide film and the second gate oxide film by patterning the conductive film;

forming a diffusion layer of the one conductivity type by ion-implanting impurities of the one conductivity type into the second low-concentration diffusion layer such that the diffusion layer is adjacent to the first gate electrode;

	٠
	٠
	-
	-
	ż
•	

forming a second gate electrode for the second MOS transistor by patterning the conductive film on the formation region of the second MOS transistor;

forming third low-concentration diffusion layers of the opposite conductivity type by ion-implanting impurities of the opposite conductivity type using the first and the second gate electrodes as masks such that each of the third low-concentration diffusion layers is adjacent to one of the first and the second gate electrodes; and

forming sidewall insulation films in sidewall portions of the first and the second gate electrodes, and then forming diffusion ofhigh-concentration layers the opposite conductivity type by ion-implanting impurities of the opposite and conductivity type using the first the second electrodes and the sidewall insulation film as masks such that each of the high-concentration diffusion layers is adjacent to one of the sidewall insulation films.

[Claim 6] A method of manufacturing a semiconductor device, comprising the steps of;

layer conductivity in semiconductor of one low-concentration diffusion layer forming first opposite conductivity type for a first MOS transistor, then forming an element isolation film for separating the first MOS transistor and a second MOS transistor by a LOCOS process, and for dividing first gate oxide film the forming a concentration diffusion layer;

forming a second gate oxide film in a region except the element isolation film and the first gate oxide film;

forming a second low-concentration diffusion layer of the opposite conductivity type by ion-implanting impurities of the one conductivity type into the low-concentration layer using as a mask a resist film with an opening on one side of the low-concentration diffusion layer separated with the first gate oxide film interposed therebetween;

		•
		•
		**
		-
		*
		•
	2	
		4,

forming a third gate oxide film for the second MOS transistor after removing the second gate oxide film on the formation region of the second MOS transistor;

forming a conductive film over an entire surface, and then forming a first gate electrode for the first MOS transistor across the first gate oxide film and the second gate oxide film by patterning the conductive film;

forming a diffusion layer of the one conductivity type by ion-implanting impurities of the one conductivity type into the second low-concentration diffusion layer such that the diffusion layer is adjacent to the first gate electrode;

forming a second gate electrode for the second MOS transistor by patterning the conductive film on the formation region of the second MOS transistor;

forming third low-concentration diffusion layers of the opposite conductivity type by ion-implanting impurities of the opposite conductivity type using the first and the second gate electrodes as masks such that each of the third low-concentration diffusion layers is adjacent to one of the first and the second gate electrodes;

forming sidewall insulation films in sidewall portions of the first and the second gate electrodes, and then forming high-concentration diffusion layers of the opposite conductivity type by ion-implanting impurities of the opposite conductivity type using the first and the second electrodes and the sidewall insulation film as masks such that each of the high-concentration diffusion layers is adjacent to one of the sidewall insulation films; and

forming a metallic film over an entire surface, and then self-aligningly forming silicide films on the first and the second gate electrodes and the high-concentration diffusion layers by a heat treatment of the metallic film.

[Detailed Description of the Invention]

[0001]

[Field of the Invention]

•
•
V.

The present invention relates to a method of manufacturing a semiconductor device, and specifically, relates to a technology of reducing the number of manufacturing steps in forming various MOS transistors in one semiconductor substrate, for example, the MOS transistors constituting a driver for driving liquid crystal.

[0002]

[Conventional Art]

A description will be made below for a conventional method of manufacturing a semiconductor device with reference to the drawings. Here, a driver for driving liquid crystal includes an n-channel MOS transistor and a p-channel MOS transistor of logic type (for example, 3 V), an n-channel MOS transistor and a p-channel MOS transistor of high withstanding voltage (for example, 30 V), an n-channel double diffused MOS (DMOS) transistor, a p-channel DMOS transistor, and an n-channel MOS transistor for a level shifter (for example, 30 V).

In a semiconductor device including various MOS transistors described above, for gate electrodes of the elements such as the n-channel MOS transistor and the channel MOS transistor of high withstanding voltage, channel DMOS transistor, the p-channel DMOS transistor and the n-channel MOS transistor for a level shifter, a polysilicon film is employed. For gate electrodes of the other elements requiring speed such as the n-channel MOS transistor and the p-channel MOS transistor of logic type, a tungsten silicide (WSix) film is laminated on a polysilicon film, thus reducing resistance thereof.

[0004]

A method of manufacturing such a semiconductor device will be described with reference to the drawings. As shown in FIG. 11(a), a gate electrode 54 is formed in a region other than an element isolation film 52, which is formed by a LOCOS process on a semiconductor substrate 51 with a thick gate oxide film

				•
				•
				٠
				-
				*
				-
				•
	2.			
÷				
				•
		*		

53 for high withstanding voltage interposed therebetween. A TEOS film 55 is formed so as to cover the gate electrode 54.

From this state, as shown in FIG. 11(b), a resist film 56 is formed so as to cover the gate electrode 54. Using the resist film 56 as a mask, the gate oxide film 53 in a formation region of the MOS transistor of logic type is removed.
[0006]

Subsequently, as shown in FIG. 12(a), a polysilicon film 57, a tungsten silicide (WSix) film 58, and a TEOS film 59 are formed over the entire surface. In a state where a resist is formed in the formation region of transistor of logic type, using the resist film 60 as a mask, the TEOS film 59 is subjected to overall (anisotropic) etching to be removed as shown in FIG. 12(b). Here, the reference 59A indicates a hard mask in numeral forming the electrode of the MOS transistor of logic type in the later The reference numeral 59B indicates a layer of residual film of the TEOS film 59, which is originally unnecessary.

[0007]

Furthermore, the polysilicon film 57 and the tungsten silicide (WSix) film 58 are patterned using the resist film 60 and the hard mask 59A as masks to form a gate electrode of the MOS transistor of logic type.

[8000]

At this time, as shown in FIG. 13, the residual film layer 59B serves as the mask, and the tungsten silicide (WSix) film 58A and the poly silicon film 57A under the layer 59B remain. In a case where a metallic film is wired on an interlayer insulation film thereon, a short circuit failure is caused between metals.

[0009]

[Problems to be Solved by the Invention]

As described above, the various MOS transistors constituting the conventional driver for driving liquid crystal include the

				,
				•
				•
				-
				•
				•
	,			
- 7				
			15:	

gate electrodes made of different materials. Accordingly, in sidewall portions of the gate electrode of the DMOS transistor or the MOS transistor of high withstanding voltage, which are formed of a single layer of the polysilicon film, for example, part of the tungsten silicide (WSix) film sometimes remains in a state of a sidewall spacer film. Therefore, another step of removing the residual film was required.

The MOS transistor of high withstanding voltage and the microscopic MOS transistor of logic type are different from each other in thickness of the gate oxide films. Accordingly, separate ion-implantation steps were required for forming a source/drain layer of the DMOS transistor or the MOS

transistor of high withstanding voltage, and forming source/drain layer of the microscopic MOS transistor.

[0011]

[0010]

In the above described constitution, it is conceived that the above problems does not occur if all of the gate electrodes are formed of a polycide structure. However, at the time, it was difficult to employ the polycide structure in the DMOS transistor because of problems to be described below. [0012]

Specifically, a description will be made with secondary In the DMOS process, a p-type body reference to FIG. 6(b). layer (PB20) and an n-type body layer (NB21) are aligningly formed by ion-implantation using gate electrodes 18F and 18G as a mask for the p-type body layer and the n-type layer, respectively. The DMOS process diffusion step for the p-type body layer and the n-type body layer after the ion implantation. Here, the source/drain layers of the transistor of high withstanding voltage and the DMOS transistor need to have a diffusion depth of about 1 μm so that a withstanding voltage becomes 30 V or higher. this diffusion process, a high-temperature heat treatment is applied at 1050 °C or more. At this time, in a case where the gate electrodes are formed of the polycide structure, stress

		/ *
		•
		•

due to heat is applied to the tungsten silicide (WSix) film, and the device characteristic may sometimes be deteriorated. Accordingly, the polycide structure could not be employed in the DMOS transistor like the above described one. The stress (expansion coefficient) of the tungsten silicide (WSix) film due to heat is about 6.3×10^{-6} /°C, and the stress (expansion coefficient) of the polysilicon film due to heat is about 2×10^{-6} /°C. Since the thermal expansion coefficient of the tungsten silicide (WSix) film is about three times larger than that of the polysilicon film, an effect thereof was large.

[0013]

[Means for solving the problem]

A method of manufacturing a semiconductor device according to the present invention is made in the light of the above problems. As shown in FIGs. 10(a) and 10(b), in a method of forming DMOS transistors and MOS transistors of logic type in one semiconductor device, the method is characterized by including the steps of: forming gate electrodes constituting the DMOS transistors and the MOS transistors of logic type, with a same film (for example, polysilicon film 18) resistant to the high-temperature heat treatment at about 1050 °C or more; and self-aligningly forming a titanium silicide film 36 on each of the gate electrodes 18A, 18B, 18C, 18D, 18E, 18F and 18G made of the polysilicon film 18.

[0014]

[Embodiments of the present invention]

A description will be made below for an embodiment according to a method of manufacturing a semiconductor of the present invention with reference to the drawings.

[0015]

Here, FIGs. 10(a) and 10(b) show a semiconductor device of the present invention, that is, a driver for driving liquid As shown from the left in FIG. 10(a), of semiconductor device is constituted an n-channel MOS transistor and a p-channel MOS transistor of logic type (for example, 3 V), an n-channel MOS transistor for a level shifter

			•
			• ,
			•
·			
	•		

(for example, 30 V), and an n-channel MOS transistor of high withstanding voltage (for example, 30 V), and as shown from the left in FIG. 10(b), further constituted of a p-channel MOS transistor of high withstanding voltage (for example, 30 V), an n-channel DMOS transistor, and a p-channel DMOS transistor. [0016]

A description will be made below for a method of manufacturing various MOS transistors constituting the above described driver for driving liquid crystal.
[0017]

First, in FIGs. 1(a) and 1(b), in order to decide regions for forming the various MOS transistors, for example, p well 3 and n wells 5 are formed in a p-type semiconductor substrate 1. [0018]

Specifically, in a state where each of formation regions of the n wells of the substrate 1 is covered with a not-shown resist film via a pad oxide film 2 of about 500 Å, boron ions, for example, are ion-implanted at an acceleration voltage of about 60 KeV under an implantation condition of 4×10^{12} /cm². Thereafter, as shown in FIGs. 1(a) and 1(b), in a state where each of the p well 3 is covered with a resist film 4, for example, phosphorous ions are ion-implanted at an acceleration voltage of about 160 KeV under an implantation condition of 6×10^{12} /cm². Actually, each ionic species ion-implanted as previously described is thermally diffused, for example, under N₂ atmosphere at 1150 °C for four hours to form the p well 3 and the n wells 5.

[0019]

Subsequently, in FIGs. 2(a) and 2(b), p-type and n-type source/drain layers of low concentration (hereinafter, referred to as LP layers 8 and LN layers 9) are formed.
[0020]

Specifically, in a state where the pad oxide film 2 on each of LN layer formation regions of the substrate is covered with a not-shown resist film, boron ions, for example, are ion-implanted into the substrate surface layer at an acceleration

Ž-			*
			•
			*. ·
			×
			•
			4

voltage of about 80 KeV under an implantation condition of 8×10^{12} /cm² to form the LP layers 8. Thereafter, in a state where each of the LP layers 8 is covered with a not-shown resist film, phosphorous ions, for example, are ion-implanted into the substrate surface layer at an acceleration voltage of about 50 KeV under the implantation condition of 4×10^{12} /cm² to form the LN layers 9. Actually, each ionic species ion-implanted as previously described is thermally diffused under N₂ atmosphere at 1100 °C for two hours to form the LP layers 8 and the LN layers 9.

[0021]

Subsequently, in FIGs. 3(a) and 3(b), in order to isolate the elements for each MOS transistor, element isolation films 11 and selection oxide films 11A (corresponding to first gate oxide films and constituting gate oxide films for the n-channel and p-channel DMOS transistors integrally with second gate oxide films 12 described later) with a thickness of about 6000 Å are formed by the LOCOS process. On active regions other than the element isolation films 11 and the selection oxide films 11A, thick gate oxide films 12 (corresponding to the second gate oxide films) for high withstanding voltage with a thickness of about 800 Å are formed by thermal oxidation.

[0022]

Furthermore, in FIGs. 4(a) and 4(b), in order to adjust diffusion depth on a source region side of each of the LP layers 8 and the LN layers 9 of the n-channel and p-channel DMOS transistors, impurities of the opposite conductivity type are ion-implanted using a resist film as a mask. Here, the shallow diffusion depth is for preventing punch through upon application of high voltage to the drain and for increasing concentration of an SLP layer 8A and an SLN layer 9A to reduce parasitic resistance. FIGs. 4(a) and 4(b) exemplify a state where, for example, boron ions are ion-implanted into the LN layers 9 at an acceleration voltage of about 240 KeV under an implantation condition of 2×10^{12} /cm² using a resist film 14.

			•
			•
			<u> </u>
12			•

[0023]

Subsequently, in FIGs. 5(a) and 5(b), after the gate oxide films 12 on the formation regions of the n-channel and p-channel MOS transistors for normal withstanding voltage and the formation region of the n-channel MOS transistor for a level shifter are removed, new gate oxide films of predetermined thickness are formed on the above regions.

[0024]

Specifically, first, for the n-channel MOS transistor for a level shifter, a gate oxide film 16 with a thickness of about 140 Å (at this stage, the thickness is about 100 Å, but is increased in formation of a gate oxide film for normal withstanding voltage to be described later) is formed over the entire surface by thermal oxidation. Subsequently, after the gate oxide film 16 of the n-channel MOS transistor for a level shifter formed on each of the formation regions of the n-channel and p-channel MOS transistors for normal withstanding voltage is removed, thin gate oxide films 17 (about 70 Å)for normal withstanding voltage are formed on the above regions by thermal oxidation.

[0025]

Subsequently, in FIGs. 6(a) and 6(b), a polysilicon film 18 of about 1000 Å is formed over the entire surface. polysilicon film 18 is made conductive by thermal diffusion using POCl₃ as a source of thermal diffusion, and then the polysilicon 18 is patterned to form gate electrodes 18D, 18E, 18F and 18G (serving as masks for ion implantation in forming body layers of the DMOS transistors to be described below) of n-channel and p-channel MOS transistors withstanding voltage and the n-channel and p-channel transistors, respectively. Simultaneously, the polysilicon film 18 remains on the formation regions of the n-channel and p-channel MOS transistors for normal withstanding voltage and the formation region of the n-channel MOS transistor for a level shifter.

[0026]

	ŷ	
		4
		,
		•
		•
		•
	Q.	
4.		

It is set that over etching is carried out and the gate oxide films 12 are removed by etching at this time, except parts under the gate electrodes 18D, 18E, 18F and 18G.
[0027]

A not-shown thin TEOS film (about 200 Å) is formed over the Into each of the formation regions of the entire surface. source layers of the n-channel and p-channel DMOS transistors, impurities of the opposite conductivity type are ion-implanted using a resist film to form impurity layer (p-type body layer 20 and n-type body layer 21) of the opposite conductivity type in the above part as shown in FIG. 6(b). The above described TEOS film is for suppressing damage to the substrate surface in the ion-implantation step. For example, in patterning the gate electrodes 18D, 18E, 18F and 18G, if it is set that parts of the gate oxide films 12 are not completely removed by etching, except parts under the gate electrodes 18D, 18E, 18F and 18G, it is unnecessary to form the TEOS film. [0028]

Specifically, first, using a first resist film with opening on the formation region of the source layer of the nchannel DMOS transistor, for example, boron ions are ionimplanted into the LN layer 9A at an acceleration voltage of about 40 KeV under an implantation condition of 5×10^{13} /cm² to Using a second resist film form the p-type body layer 20. with an opening on the formation region of the source layer of p-channel DMOS transistor, phosphorus ions are implanted into the LP layer 8A at an acceleration voltage of about 100 KeV under an implantation condition of 8×10^{13} /cm² to Actually, each ion species form the n-type body layer 21. ion-implanted as previously described is thermally diffused to form the p-type body layer 20 and the n-type body layer 21. [0029]

Here, in this diffusion step, the high-temperature heat treatment of about 1050 °C or more is applied. However, since the gate electrode is formed of a polysilicon film, the effect of the stress due to heat (expansion coefficient, about 2×10^{-6}

	ė		
		÷	2.0
			27
			-41

/°C) is small, and the device characteristic is not deteriorated.

100301

Furthermore, a second p well 23 and a second n well 24 are formed in the substrate (p well 3), in the formation regions of the n-channel and p-channel MOS transistors for normal withstanding voltage.

[0031]

Specifically, using a not-shown resist film with an opening on the formation region of the n-channel MOS transistor of normal withstanding voltage as a mask, for example, boron ions are ion-implanted into the p well 3 at an acceleration voltage of about 240 KeV under an implantation condition of 2×10¹³ /cm² so as to penetrate the polysilicon film 18, thus forming the Using a not-shown resist film with an second p well 23. opening on the formation region of the p-channel MOS transistor of normal withstanding voltage as a mask, example, phosphorus ions are ion-implanted into the p well 3 acceleration voltage of about 550 KeV implantation condition of 2×10^{13} /cm² so as to penetrate the polysilicon film 18, thus forming the second n well 24. polysilicon film 18 is left in a state of the time when the film is formed, without being patterned for the gate electrode. Accordingly, each of the second p well 23 and the second n well 24 can be formed in a uniform depth.

[0032]

Subsequently, in FIGs. 7(a) and 7(b), the polysilicon film 18 is patterned to form gate electrodes 18A, 18B and 18C for n-channel and p-channel MOS transistors for withstanding voltage and the n-channel MOS transistor for a level shifter. Here, each of the above described electrodes 18D, 18E, 18F and 18G and the selection oxide film 11A needs to be covered with a not-shown resist film. this case, it is set that over etching is carried out and the gate oxide films 16 and 17 are removed by etching, except parts under the gate electrodes 18A, 18B and 18C.

			•
			•
			•
	j.		

[0033]

Furthermore, in FIGs. 8(a) and 8(b), after TEOS films 27 of about 200 Å are formed on the gate electrodes 18A, 18B, 18C, 18D, 18E, 18F and 18G and the substrate, using the gate electrodes 18A, 18B, 18C, 18D, 18E, 18F and 18G and a not-shown resist film as masks, impurities of each conductivity type are ion-implanted to form a source/drain layer of low concentration for each MOS transistor.

[0034]

Specifically, using as a mask a not-shown resist film with openings on the respective formation regions of the of the concentration source/drain layers n-channel transistor for normal withstanding voltage, the n-channel MOS transistor for a level shifter, the n-channel MOS transistor withstanding voltage, and the n-channel **DMOS** high transistor, for example, phosphorus ions are ion-implanted at an acceleration voltage of about 20 KeV under an implantation condition of 5×10^{13} /cm² to form n- type source/drain layers 25 of low concentration. Using as a mask a not-shown resist film with openings on the respective formation regions of the lowlayers of the concentration source/drain p-channel transistor for normal withstanding voltage, the p-channel MOS transistor for high withstanding voltage, and the p-channel DMOS transistor, for example, boron difluoride ions are ionimplanted at an acceleration voltage of about 20 KeV under an 3×10^{13} of $/cm^2$ to condition form implantation p+ type 26 of low concentration. source/drain layers implantation is activated by lamp annealing under N_2 atmosphere at about 900°C for 10 seconds. [0035]

Furthermore, in FIGs. 8(a) and 8(b), a TEOS film 28 of about 2500 Å is formed over the entire surface by an LPCVD process so as to cover the gate electrodes 18A, 18B, 18C, 18D, 18E, 18F and 18G. After resist films 29 are formed so as to cover part of or the entire of the surface of each gate electrode 18C, 18D, 18E, 18F or 18G, excepting the gate electrodes 18A

			•
			•
			ja
		÷	

and 18B, the TEOS film 28 is anisotropically etched using the resist films 29 as a mask. As shown in FIGs. 9(a) and 9(b), sidewall spacer films 28A are thereby formed in both sidewall portions of each of the gate electrodes 18A and 18B, and in a sidewall portion on one side (source layer side) of each of the gate electrodes 18C, 18F and 18G. In the regions covered with the resist films 29, the TEOS film 28 remains intact. At this time, the low-concentration ion-implanted layer of the high withstanding voltage section is not affected by etching damage since the TEOS film remains thereon. Also, a surface of the polysilicon film to be formation regions of a salicide film to be described later is exposed.

In FIGs. 9(a) and 9(b), into the formation region of each MOS transistor, impurities of each conductivity type are ion-implanted using the sidewall spacer films 28A and the TEOS film 28 as masks to form a high-concentration source/drain layer for each MOS transistor.
[0037]

Specifically, using as a mask a not-shown resist film with openings on the respective formation regions of the highconcentration source/drain layers of the n-channel transistor for normal withstanding voltage, the n-channel MOS transistor for a level shifter, the n-channel MOS transistor high withstanding and voltage, the n-channel transistor, for example, arsenic ions are ion-implanted at an acceleration voltage of about 70 KeV under an implantation condition of 5×10^{15} /cm² to form n+ type source/drain layers 30 of high concentration. Using as a mask a not-shown resist film with openings on the respective formation regions of the high-concentration source/drain layers of the p-channel MOS transistor for normal withstanding voltage, the p-channel MOS transistor for high withstanding voltage, and the p-channel DMOS transistor, for example, boron difluoride ions are ionimplanted at an acceleration voltage of about 40 KeV under an 4×10^{15} /cm² to implantation condition of form

		× 5
		•
	4.	
		•
		-
		•
		•
, 2		

source/drain layers 31 of high concentration. The ion-implantation is activated by lamp annealing under N_2 atmosphere at about 900 °C for 10 seconds in the same manner as the above described step.

[0038]

Here, since the source/drain layers 25, 26, 30 and 31 are subjected to the ion implantation via the TEOS films 27, the source/drain layers 25, 26, 30 and 31 are formed in a same step, thus reducing the number of manufacturing steps. [0039]

The reference numerals 33 and 34 indicate p-type diffusion layer and n-type diffusion layer for taking out electric potentials of the p-type body layer 20 and the n-type body layer 21, respectively. The p-type diffusion layer 33 and the n-type diffusion layer 34 may be either formed in the same step as the above described step of forming the p+ type and n+type source/drain layers 30 and 31 of high concentration or formed in a different step therefrom.

[0040]

Furthermore, in FIGs. 10(a) and (b), using the TEOS films 28 and 28A as a protection film, silicide films are formed on the upper surfaces of the p+ type and n+ type source/drain layers 30 and 31 of high concentration, and the upper surfaces of the gate electrodes 18A, 18B, 18C, 18D, 18E, 18F and 18G. [0041]

Specifically, the TEOS films 27 are removed by overall For example, a titanium film of about 300 Å etching. and then the titanium film is subjected to annealing to form titanium silicide (TiSi2) films 36 on the p+ type and n+ type source/drain layers 30 and 31 of concentration and the gate electrodes 18A, 18B, 18C, 18D, 18E, Subsequently, unreacted titanium film is removed. 18F and 18G. In the embodiment, for example, the unreacted titanium film is removed by use of a mixture of ammonium hydroxide, hydrogen peroxide, and water.

[0042]

		• '
		•
		•
		•
		•
		•
*		

Hereinafter, a description with reference to drawings is omitted. After an interlayer insulation film of about 6000 Å, composed of a TEOS film, a BPSG film, and the like, is formed over the entire surface, a metal wiring layer in contact with each of the source/drain layer 30 and 31 of high concentration is formed, thus completing the n-channel MOS transistor and the p-channel MOS transistor for normal withstanding voltage, the n-channel MOS transistor for a level shifter, the n-channel MOS transistor and the p-channel MOS transistor for high withstanding voltage, the n-channel DMOS transistor and the p-channel DMOS transistor and the p-channel DMOS transistor, which constitute the driver for driving liquid crystal.

[0043]

As described above, in the present invention, electrodes of the n-channel MOS transistor and the p-channel MOS transistor for normal withstanding voltage, the n-channel transistor for а level shifter, the n-channel transistor and the p-channel MOS transistor high withstanding voltage, the n-channel DMOS transistor and the p-DMOS transistor, which constitute the driver channel driving liquid crystal, can be formed of the same material (polysilicon film, or laminated film of polysilicon film and titanium silicide film). Accordingly, it is unnecessary to form the gate electrodes of different materials layer film of a polysilicon film and the laminated film of a polysilicon film and a tungsten silicide film) furthermore in different steps unlike the conventional one. This eliminates the disadvantage that, in forming the gate electrode of the MOS transistor of normal withstanding voltage of logic type by patterning in the sidewall portion of the polysilicon film constituting the gate electrode of the MOS transistor for high withstanding voltage, the tungsten silicide film polysilicon film constituting the gate electrode remain, thus another step for removing the residual film can omitted.

[0044]

			•
			•
	4		
ĵ.,			

Moreover. the thickness of the gate oxide film on formation region of the source/drain layer of high concentration each MOS transistor is for Accordingly, the step of ion-implantation of the source/drain layer of high concentration for each MOS transistor can be performed in the same step.

[0045]

[Effect of the Invention]

According to the present invention, the gate electrodes of the MOS transistors constituting the driver for driving liquid crystal can be formed of the same material. Accordingly, unlike the conventional case where the gate electrodes are formed of different materials, the film of the different material constituting another gate electrode does not remain in the sidewall portion of the gate electrode, thus omitting the step of removing the residual film.

[0046]

Furthermore, the thickness of the gate oxide film on the formation region ofthe source/drain laver of high adjusted. concentration for each MOS transistor is Accordingly, the step of ion-implantation of the source/drain layer of high concentration for each MOS transistor can performed in the same that the step, so number of manufacturing steps can be reduced.

[Brief Description of the Drawings]

- [FIG. 1] FIGs. 1(a) and 1(b) are sectional views showing a method of manufacturing a semiconductor device of an embodiment of the present invention.
- [FIG. 2] FIGs. 2(a) and 2(b) are sectional views showing the method of manufacturing a semiconductor device of the embodiment of the present invention.
- [FIG. 3] FIGs. 3(a) and 3(b) are sectional views showing the method of manufacturing a semiconductor device of the embodiment of the present invention.

		: :
	·	•
		•
•)		

- [FIG. 4] FIGs. 4(a) and 4(b) are sectional views showing the method of manufacturing a semiconductor device of the embodiment of the present invention.
- [FIG. 5] FIGs. 5(a) and 5(b) are sectional views showing the method of manufacturing a semiconductor device of the embodiment of the present invention.
- [FIG. 6] FIGs. 6(a) and 6(b) are sectional views showing the method of manufacturing a semiconductor device of the embodiment of the present invention.
- [FIG. 7] FIGs. 7(a) and 7(b) are sectional views showing the method of manufacturing a semiconductor device of the embodiment of the present invention.
- {FIG. 8} FIGs. 8(a) and 8(b) are sectional views showing the method of manufacturing a semiconductor device of the embodiment of the present invention.
- [FIG. 9] FIGs. 9(a) and 9(b) are sectional views showing the method of manufacturing a semiconductor device of the embodiment of the present invention.
- [FIG. 10] FIGs. 10(a) and 10(b) are sectional views showing the method of manufacturing a semiconductor device of the embodiment of the present invention.
- [FIG. 11] FIGs. 11(a) and 11(b) are sectional views showing a conventional method of manufacturing a semiconductor device.
- [FIG. 12] FIGs. 12(a) and 12(b) are sectional views showing the conventional method of manufacturing a semiconductor device.
- [FIG. 13] FIG. 13 is a sectional view showing the conventional method of manufacturing a semiconductor device.

			•
			•
			-

(19)日本国特許庁(JP)

(51) Int.Cl.7

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2001-118933 (P2001-118933A)

DD80 DD84 FF06 FF13 FF14
GC09 GC10 CC14 HH16 HH20
5F048 AA09 AB03 AB10 AC01 AC03
BA01 BB06 BB08 BB12 BB16
BC03 BC07 BE03 BC12

テーマコード(参考)

(43)公開日 平成13年4月27日(2001.4.27)

H01L	27/088 21/28	301	H01L 21 27	1/28 7/08	3 0 1 1 1 0 2 0 3 2 1 1 3 2 1 1	C 5F048 N		
	21/8238 27/092		審査請求	未請求		OL (全 11 頁)		
(21)出願番(号	特願平11-298642 平成11年10月20日(1999.10.20)	(71)出願人 000001889 三洋電機株式会社 大阪府守口市京阪本通2丁目5番5号					
			(72)発明者 青山 将茂 大阪府守口市京阪本通2丁目5番5号 三 洋電機株式会社内					
				弁理士	83 芝野 正雅 04 AAO1 BB01 C	005 DD02 DD26		

FΙ


(54) 【発明の名称】 半導体装置の製造方法

(57)【要約】

【課題】 製造工程数の削減化を可能にした半導体装置の製造方法を提供する。

識別記号

【解決手段】 DMOSトランジスタと、ロジック系のMOSトランジスタとを1つの半導体基板上に構成する半導体装置の製造方法において、前記DMOSトランジスタ及びロジック系のMOSトランジスタを構成する各ゲート電極をおよそ1050℃以上の高温熱処理に耐え得る同一膜(例えば、ポリシリコン膜18)で形成し、当該ポリシリコン膜18上に自己整合的にチタンシリサイド膜36を形成する工程を有することを特徴とする。



【特許請求の範囲】

【請求項1】 第1MOSトランジスタと、前記第1MOSトランジスタよりも低耐圧な第2MOSトランジスタとを有する半導体装置の製造方法において、

前記第1及び第2MOSトランジスタを構成する各ゲート電極をおよそ1050℃以上の高温熱処理に耐え得る同一膜で形成したことを特徴とする半導体装置の製造方法。

【請求項2】 第1MOSトランジスタと、前記第1MOSトランジスタよりも低耐圧な第2MOSトランジスタよりも低耐圧な第2MOSトランジスタとを有する半導体装置の製造方法において、

前記第1及び第2MOSトランジスタを構成する各ゲート電極をおよそ1050℃以上の高温熱処理に耐え得る同一膜で形成し、当該膜上に自己整合的にシリサイド膜を形成することを特徴とする半導体装置の製造方法。

【請求項3】 前記第1MOSトランジスタがDMOSトランジスタであり、前記第2MOSトランジスタがロジック系のMOSトランジスタであることを特徴とする請求項1あるいは請求項2に記載の半導体装置の製造方法。

【請求項4】 前記同一膜がポリシリコン膜であり、前 記シリサイド膜がポリシリコン膜上に金属を形成した後 に合金化したシリサイド膜であることを特徴とする請求 項1あるいは請求項2に記載の半導体装置の製造方法。

【請求項5】 一導電型半導体層内に第1MOSトランジスタ用の逆導電型の第1低濃度拡散層を形成した後に、当該第1MOSトランジスタと第2MOSトランジスタとを分離する素子分離膜をLOCOS法により形成すると共に、前記低濃度拡散層を分離する第1ゲート酸化膜を形成する工程と、

前記素子分離膜及び第1ゲート酸化膜以外の領域に第2ゲート酸化膜を形成する工程と、

前記第1ゲート酸化膜を介して分離された一方の低濃度 拡散層上に開口を有するレジスト膜をマスクにして前記 低濃度拡散層内に一導電型不純物をイオン注入して逆導 電型の第2低濃度拡散層を形成する工程と、

前記第2MOSトランジスタ形成領域上の前記第2ゲート酸化膜を除去した後に当該第2MOSトランジスタ用の第3ゲート酸化膜を形成する工程と、

全面に導電膜を形成した後に当該導電膜をパターニング して前記第1MOSトランジスタ用の第1ゲート電極を 前記第1ゲート酸化膜上から第2ゲート酸化膜上に跨る ように形成する工程と、

前記第2低濃度拡散層に一導電型不純物をイオン注入して前記第1ゲート電極に隣接するように一導電型拡散層を形成する工程と、

前記第2MOSトランジスタ形成領域上の前記導電膜を パターニングして当該第2MOSトランジスタ用の第2 ゲート電極を形成する工程と、

前記第1及び第2ゲート電極をマスクにして逆導電型不 50

純物をイオン注入して前記第1及び第2ゲート電極に隣接するように逆導電型の第3低濃度拡散層を形成する工程と

前記第1及び第2ゲート電極の側壁部に側壁絶縁膜を形成した後に、当該第1及び第2ゲート電極及び側壁絶縁膜をマスクにして逆導電型の不純物をイオン注入して前記側壁絶縁膜に隣接するように逆導電型の高濃度拡散層を形成する工程とを有することを特徴とする半導体装置の製造方法。

10 【請求項6】 一導電型半導体層内に第1MOSトランジスタ用の逆導電型の第1低濃度拡散層を形成した後に、当該第1MOSトランジスタと第2MOSトランジスタとを分離する素子分離膜をLOCOS法により形成すると共に、前記低濃度拡散層を分離する第1ゲート酸化膜を形成する工程と、

前記素子分離膜及び第1ゲート酸化膜以外の領域に第2ゲート酸化膜を形成する工程と、

前記第1ゲート酸化膜を介して分離された一方の低濃度 拡散層上に開口を有するレジスト膜をマスクにして前記 20 低濃度拡散層内に一導電型不純物をイオン注入して逆導 電型の第2低濃度拡散層を形成する工程と、

前記第2MOSトランジスタ形成領域上の前記第2ゲート酸化膜を除去した後に当該第2MOSトランジスタ用の第3ゲート酸化膜を形成する工程と、

全面に導電膜を形成した後に当該導電膜をパターニング して前記第1MOSトランジスタ用の第1ゲート電極を 前記第1ゲート酸化膜上から第2ゲート酸化膜上に跨る ように形成する工程と、

前記第2低濃度拡散層に一導電型不純物をイオン注入し 30 て前記第1ゲート電極に隣接するように一導電型拡散層 を形成する工程と、

前記第2MOSトランジスタ形成領域上の前記導電膜を パターニングして当該第2MOSトランジスタ用の第2 ゲート電極を形成する工程と、

前記第1及び第2ゲート電極をマスクにして逆導電型不 純物をイオン注入して前記第1及び第2ゲート電極に隣 接するように逆導電型の第3低濃度拡散層を形成する工 程と、

前記第1及び第2ゲート電極の側壁部に側壁絶縁膜を形 の 成した後に、当該第1及び第2ゲート電極及び側壁絶縁 膜をマスクにして逆導電型の不純物をイオン注入して前 記側壁絶縁膜に隣接するように逆導電型の高濃度拡散層 を形成する工程と、

全面に金属膜を形成した後に、この金属膜を熱処理して 前記第1及び第2ゲート電極及び高濃度拡散層上にシリ サイド膜を自己整合的に形成する工程とを有することを 特徴とする半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置の製造

-2-

3

方法に関し、更に言えば、例えば液晶駆動用ドライバを 構成する各種MOSトランジスタを1つの半導体基板上 に構成する際の製造工程数の削減技術に関する。

[0002]

【従来の技術】以下、従来の半導体装置の製造方法について図面を参照しながら説明する。ここで、液晶駆動用ドライバは、ロジック系の(例えば、3V)Nチャネル型MOSトランジスタ及びPチャネル型MOSトランジスタ、高耐圧系の(例えば、30V)Nチャネル型MOSトランジスタ,Pチャネル型MOSトランジスタ,N 10チャネル型D (Double dif fused) MOSトランジスタ及びPチャネル型DMOSトランジスタ、レベルシフタ用の(例えば、30V)Nチャネル型MOSトランジスタ等から成る。

【0003】このように各種MOSトランジスタを有する半導体装置において、例えば前記高耐圧系のNチャネル型MOSトランジスタ、Pチャネル型MOSトランジスタ、Nチャネル型DMOSトランジスタ及びPチャネル型DMOSトランジスタ、レベルシフタ用のNチャネル型MOSトランジスタ等の各種素子のゲート電極には、ポリシリコン膜が用いられ、他のロジック系のNチャネル型MOSトランジスタのようなスピードが要求される素子のゲート電極には、ポリシリコン膜上にタングステンシリサイド(WSix)膜を積層することで低抵抗化が図られている。

【0004】このような半導体装置の製造方法について図面を参照しながら説明すると、図11(a)に示すように半導体基板51上のLOCOS法により形成された素子分離膜52以外の領域に高耐圧用に厚いゲート酸化 30膜53を介してゲート電極54が形成され、このゲート電極54を被覆するようにTEOS膜55が形成されている。

【0005】この状態から、図11(b)に示すように 前記ゲート電極54上を被覆するようにレジスト膜56 を形成し、このレジスト膜56をマスクにしてロジック 系のMOSトランジスタ形成領域上の前記ゲート酸化膜 53を除去する。

【0006】次に、図12(a)に示すように全面にポリシリコン膜57、タングステンシリサイド(WSix)膜58及びTEOS膜59を形成する。そして、ロジック系のMOSトランジスタ形成領域上にレジスト膜60を形成した状態で、このレジスト膜60をマスクにして図12(b)に示すように前記TEOS膜59を全面(異方性)エッチングして除去する。ここで、59Aは後工程でのロジック系のMOSトランジスタのゲート電極形成時のハードマスクとなる。また、59Bは本来不要なTEOS膜59の残膜層である。

【0007】更に、前記レジスト膜 60及びハードマス ステンシリサイド (WSix) 膜の熱膨張率はポリシク59Aをマスクにして前記ポリシリコン膜 57、タン 50 コン膜のおよそ 3倍もあるため、その影響が大きかっ

グステンシリサイド (WSix) 膜58をパターニング して前記ロジック系のMOSトランジスタのゲート電極 を形成する。

【0008】この際、図13に示すように前記残膜層59Bがマスクとなって下層のタングステンシリサイド (WSix)膜58A及びポリシリコン膜57Aが残膜してしまい、その上の層間絶縁膜上に金属膜が配線される場合、メタル間でのショート不良の発生原因となっていた。

[0009]

【発明が解決しようとする課題】上述したように従来の 液晶駆動用ドライバを構成する各種MOSトランジスタ の中には、異なる材質からなるゲート電極を有するた め、例えばポリシリコン膜単層から成る前記DMOSト ランジスタや高耐圧MOSトランジスタのゲート電極の 側壁部に上記タングステンシリサイド(WSix)膜の 一部がサイドウォールスペーサ膜状に残膜することがあ り、これを除去する工程が別に必要であった。

【0010】また、高耐圧系のMOSトランジスタとロジック系の微細化MOSトランジスタとではゲート酸化 膜厚が異なるため、前記DMOSトランジスタや高耐圧 MOSトランジスタのソース・ドレイン層形成用と微細 化MOSトランジスタのソース・ドレイン層形成用と で、別々のイオン注入工程が必要であった。

【0011】また、上記構成において、全てのゲート電極をポリサイド構造で形成できれば上記問題は発生しないと考えられるが、下記の問題で現時点ではDMOSトランジスタにおいてポリサイド構造の採用は困難であった

【0012】即ち、図6を準用して説明すると、当該D MOSプロセスにおいて、P型ボディ層(PB20)並 びにN型ボディ層 (NB21) はゲート電極18F, 1 8GをマスクにしてP型ボディ層用並びにN型ボディ層 用にイオン注入することで自己整合的に形成するもので あり、このイオン注入後にP型ボディ層並びにN型ボデ ィ層用の拡散工程を有していた。ここで、耐圧が30V 以上となるように高耐圧トランジスタ及びDMOSトラ ンジスタのソース・ドレイン層の拡散深さを1μm程度 にする必要があり、この拡散工程ではおよそ1050℃ 以上の高温熱処理が加えられる。このとき、前記ゲート 電極をポリサイド構造で形成した場合には、タングステ ンシリサイド (WSix) 膜に熱によるストレスが加わ り、デバイス特性が劣化することがあり、上記したよう なDMOSトランジスタにおいてポリサイド構造は採用 できなかった。尚、タングステンシリサイド (WSi x) 膜の熱によるストレス (膨張率) は、およそ6.3 ×10-6/℃であり、ポリシリコン膜の熱によるストレ ス (膨張率) は、およそ2×10-6/℃であり、タング ステンシリサイド (WSix) 膜の熱膨張率はポリシリ

た。

[0013]

【課題を解決するための手段】そこで、本発明の半導体装置の製造方法は上記課題に鑑み為され、図10に示すようにDMOSトランジスタと、ロジック系のMOSトランジスタとを1つの半導体基板上に構成するものにおいて、前記DMOSトランジスタ及びロジック系のMOSトランジスタを構成する各ゲート電極をおよそ1050℃以上の高温熱処理に耐え得る同一膜(例えば、ポリシリコン膜18)で形成し、当該ポリシリコン膜18かりのある各ゲート電極18A,18B,18C,18D,18E,18F,18G上に自己整合的にチタンシリサイド膜36を形成する工程を有することを特徴とするものである。

5

[0014]

【発明の実施の形態】以下、本発明の半導体装置の製造 方法に係る一実施形態について図面を参照しながら説明 する。

【0015】ここで、図10は本発明の半導体装置、即ち液晶駆動用ドライバは、図面(a)の左側からロジック系の(例えば、3V)Nチャネル型MOSトランジスタ及びPチャネル型MOSトランジスタ、レベルシフタ用の(例えば、30V)Nチャネル型MOSトランジスタ、高耐圧系の(例えば、30V)Nチャネル型MOSトランジスタ,図面(b)の左側から同じくPチャネル型MOSトランジスタ,Nチャネル型DMOSトランジスタ及びPチャネル型DMOSトランジスタ及びPチャネル型DMOSトランジスタで構成される。

【0016】以下、上記液晶駆動用ドライバを構成する各種MOSトランジスタの製造方法について説明する。 【0017】先ず、図1において、各種MOSトランジスタを構成するための領域を画定するために、例えばP型の半導体基板1内にP型ウエル3及びN型ウエル5を形成する。

【0018】即ち、前記基板1のN型ウエル形成領域上をおよそ500Å程度のパッド酸化膜2を介して不図示のレジスト膜で被覆した状態で、例えばボロンイオンをおよそ60KeVの加速電圧で、 $4\times10^{12}/\mathrm{cm}^2$ の注入条件でイオン注入する。その後、図1に示すように前記P型ウエル3上をレジスト膜4で被覆した状態で、例えばリンイオンをおよそ160KeVの加速電圧で、 $6\times10^{12}/\mathrm{cm}^2$ の注入条件でイオン注入する。尚、実際には前述したようにイオン注入された各イオン種を、例えば1150 $\mathbb C$ の $\mathbb N_2$ 雰囲気で、4時間熱拡散することで、P型ウエル3及びN型ウエル5となる。

【0019】次に、図2において、低濃度のP型及びN型のソース・ドレイン層(以下、LP層8、LN層9と称す。)を形成する。

【0020】即ち、基板上に前記パッド酸化膜2上を、 先ず、不図示のレジスト膜でLN層形成領域上を被覆し 【0021】続いて、図3において、各MOSトランジスタ毎に素子分離するため、およそ6000Å程度の素子分離膜11及び選択酸化膜11A(第1ゲート酸化膜に相当し、後述する第2ゲート酸化膜12と一体となってNチャネル型及びPチャネル型DMOSトランジスタ用のゲート酸化膜を構成する。)をLOCOS法により形成し、この素子分離膜11及び選択酸化膜11A以外の活性領域上におよそ800Å程度の高耐圧用の厚いゲート酸化膜12(第2ゲート酸化膜に相当する。)を熱酸化により形成する。

【0022】更に、図4において、レジスト膜をマスク にして前記Nチャンネル型及びPチャンネル型DMOS トランジスタのソース領域側のLP層8及びLN層9の 拡散深さを調整するために、それぞれ逆側の導電型不純 物をイオン注入する。ここで、拡散深さを浅くするの は、ドレインに高電圧を印加したときのパンチスルー防 止のためと、SLP層8A及びSLN層9Aの濃度を高 めて寄生抵抗を低くするためである。尚、図4ではレジ スト膜14を用いて、LN層9に例えばボロンイオンを およそ240KeVの加速電圧で、2×10¹²/cm² の注入条件でイオン注入している状態を例示している。 【0023】次に、図5において、通常耐圧用のNチャ ネル型及びPチャネル型MOSトランジスタ形成領域上 とレベルシフタ用のNチャネル型MOSトランジスタ形 成領域上の前記ゲート酸化膜12を除去した後に、この 領域上に新たに所望の膜厚のゲート酸化膜を形成する。 【0024】即ち、先ず、全面にレベルシフタ用のNチ ャネル型MOSトランジスタ用におよそ140Å程度 (この段階では、およそ100A程度であるが、後述す る通常耐圧用のゲート酸化膜形成時に膜厚が、140 Å 程度まで増大する。) のゲート酸化膜16を熱酸化によ り形成する。続いて、通常耐圧用のNチャネル型及びP チャネル型MOSトランジスタ形成領域上に形成された 前記レベルシフタ用のNチャネル型MOSトランジスタ のゲート酸化膜16を除去した後に、この領域に通常耐 圧用の薄いゲート酸化膜17 (およそ70 Å程度)を熱 酸化により形成する。

【0025】続いて、図6において、全面におよそ1000Å程度のポリシリコン膜18を形成し、このポリシリコン膜18にPOCl3を熱拡散源として熱拡散し導

50

電化した後に、このポリシリコン膜18をパターニング して高耐圧用のNチャネル型及びPチャネル型MOSト ランジスタ、Nチャネル型及びPチャネル型DMOSト ランジスタ用の各ゲート電極18D, 18E, 18F, 18G(後述するDMOSトランジスタのボディ層を形 成する際の、イオン注入用のマスクとなる。)を形成す ると共に、通常耐圧用のNチャネル型及びPチャネル型 MOSトランジスタ形成領域上及びレベルシフタ用のN チャネル型MOSトランジスタ形成領域上には、前記ポ リシリコン膜18が残膜する。

【0026】このとき、オーバーエッチングがかかり、 各ゲート電極18D, 18E, 18F, 18G下以外の ゲート酸化膜12はエッチング除去されるように設定さ れている。

【0027】そして、図示しないが全面に薄く(およそ 200 Å程度) TEOS膜を形成し、レジスト膜を用い て前記Nチャネル型及びPチャネル型DMOSトランジ スタのソース層形成領域に、それぞれ逆側の導電型不純 物をイオン注入して、図6に示すようにこの部分に逆導 電型の不純物層(P型ボディ層20、N型ボディ層2 1)を形成する。尚、上記TEOS膜はイオン注入工程 における基板表面へのダメージを抑止するためのもので あり、例えば上記各ゲート電極18D, 18E, 18 F, 18Gのパターニング時に、当該ゲート電極18 D, 18E, 18F, 18G下以外のゲート酸化膜12 を完全にはエッチング除去しないように設定しておけ ば、あらためてTEOS膜を形成する必要はない。

【0028】即ち、先ず、前記Nチャネル型DMOSト ランジスタのソース層形成領域上に開口を有する第1の レジスト膜を用いて、前記LN層9Aに例えばボロンイ オンをおよそ40KeVの加速電圧で、5×1013/c m²の注入条件でイオン注入して、P型ボディ層20を 形成する。また、前記Pチャネル型DMOSトランジス タのソース層形成領域上に開口を有する第2のレジスト 膜を用いて、前記LP層8Aに例えばリンイオンをおよ そ100KeVの加速電圧で、8×10¹³/cm²の注 入条件でイオン注入して、N型ボディ層21を形成す る。尚、実際には前述したようにイオン注入された各イ オン種が熱拡散されることで、P型ボディ層20及びN 型ボディ層21となる。

【0029】ここで、この拡散工程ではおよそ1050 ℃以上の高温熱処理が加えられるが、前記ゲート電極は ポリシリコン膜で形成されているため、熱によるストレ ス (膨張率、およそ2×10⁻⁶/℃) の影響が小さいの で、デバイス特性が劣化することはない。

【0030】更に、前記通常耐圧のNチャネル型及びP チャネル型MOSトランジスタ形成領域の基板(P型ウ エル3)内に第2のP型ウエル23及び第2のN型ウエ ル24を形成する。

【0031】即ち、前記通常耐圧のNチャネル型MOS

トランジスタ形成領域上に開口を有する不図示のレジス ト膜をマスクにして前記P型ウエル3内に例えばボロン イオンをおよそ240KeVの加速電圧で、2×10¹³ / c m²の注入条件で前記ポリシリコン膜18を貫通す るようにイオン注入して、第2のP型ウエル23を形成 する。また、前記通常耐圧用のPチャネル型MOSトラ ンジスタ形成領域上に開口を有する不図示のレジスト膜 をマスクにして前記P型ウエル3内に例えばリンイオン をおよそ550KeVの加速電圧で、2×10¹³/cm 10 2の注入条件で前記ポリシリコン膜18を貫通するよう にイオン注入して、第2のN型ウエル24を形成する。 ここで、このイオン注入領域上にはポリシリコン膜18 を成膜した時の状態のまま、ゲート電極用のパターニン グを施すことなく残存させておくことで、前記第2のP 型ウエル23及び第2のN型ウエル24のそれぞれが均 一の深さで形成できる。

【0032】続いて、図7において、前記ポリシリコン 膜18をパターニングして前記通常耐圧用のNチャネル 型及びPチャネル型MOSトランジスタとレベルシフタ 用のNチャネル型MOSトランジスタ用の各ゲート電極 18A, 18B, 18Cを形成する。ここで、図示しな いが前述のゲート電極18D, 18E, 18F, 18G 及び選択酸化膜11A上は、レジスト膜で被覆しておく 必要がある。この場合にも前記ゲート電極18A,18 B, 18C下以外のゲート酸化膜16, 17はオーバー エッチングがかかりエッチング除去されるように設定さ れている。

【0033】更に、図8において、前記ゲート電極18 A, 18B, 18C, 18D, 18E, 18F, 18G 及び基板上におよそ200AのTEOS膜27を形成し た後に、前記ゲート電極18A, 18B, 18C, 18 D, 18E, 18F, 18G及び不図示のレジスト膜を マスクにして各種導電型の不純物をイオン注入して、各 MOSトランジスタ用の低濃度のソース・ドレイン層を 形成する。

【0034】即ち、通常耐圧用のNチャネル型MOSト ランジスタ、レベルシフタ用のNチャネル型MOSトラ ンジスタ,高耐圧用のNチャネル型MOSトランジスタ 及びNチャネル型DMOSトランジスタの各低濃度ソー ス・ドレイン層形成領域上に開口を有する不図示のレジ スト膜をマスクにして、例えばリンイオンをおよそ20 KeVの加速電圧で、5×10¹³/cm²の注入条件で イオン注入して、低濃度のN-型ソース・ドレイン層 2 5を形成する。また、通常耐圧用のPチャネル型MOS トランジスタ,高耐圧用のPチャネル型MOSトランジ スタ及びPチャネル型DMOSトランジスタの各低濃度 ソース・ドレイン層形成領域上に開口を有する不図示の レジスト膜をマスクにして、例えば二フッ化ボロンイオ ンをおよそ20K e Vの加速電圧で、3×10¹³/ c m 50 ²の注入条件でイオン注入して、低濃度のP+型ソース・

40

ドレイン層26を形成する。このイオン注入の活性化は およそ900℃のN2雰囲気で10秒のランプアニール

【0035】更に、図8において、全面に前記ゲート電 極18A, 18B, 18C, 18D, 18E, 18F, 18Gを被覆するようにおよそ2500A程度のTEO S膜28をLPCVD法により形成する。そして、前記 ゲート電極18A, 18B以外の前記ゲート電極18 C, 18D, 18E, 18F, 18G上にその一部ある いは全部を被覆するようにレジスト膜29を形成した後 に、このレジスト膜29をマスクにして前記TEOS膜 28を異方性エッチングする。これにより、図9に示す ように前記ゲート電極18A,18Bの両側壁部、ゲー ト電極18C, 18F, 18Gの片側 (ソース層側) の 側壁部にサイドウォールスペーサ膜28Aが形成され、 前記レジスト膜29で被覆された領域にはTEOS膜2 8がそのまま残膜する。このとき、高耐圧部の低濃度イ オン注入層では、TEOS膜が残るため、エッチングダ メージの影響を受けない。また、後述のサリサイド膜形 成領域となるポリシリコン膜の表面が露出する。

【0036】そして、図9において、前記サイドウォー ルスペーサ膜28A及びTEOS膜28をマスクに各M OSトランジスタ形成領域に各種導電型の不純物をイオ ン注入して、各MOSトランジスタ用の高濃度のソース ・ドレイン層を形成する。

【0037】即ち、通常耐圧用のNチャネル型MOSト ランジスタ、レベルシフタ用のNチャネル型MOSトラ ンジスタ、高耐圧用のNチャネル型MOSトランジスタ 及びNチャネル型DMOSトランジスタの各高濃度ソー ス・ドレイン層形成領域上に開口を有する不図示のレジ スト膜をマスクにして、例えばヒ素イオンをおよそ70 KeVの加速電圧で、5×10¹⁵/cm²の注入条件で イオン注入して、高濃度のN+型ソース・ドレイン層3 0を形成する。また、通常耐圧用のPチャネル型MOS トランジスタ、高耐圧用のPチャネル型MOSトランジ スタ及びPチャネル型DMOSトランジスタの各高濃度 ソース・ドレイン層形成領域上に開口を有する不図示の レジスト膜をマスクにして、例えばニフッ化ボロンイオ ンをおよそ40KeVの加速電圧で、4×10¹⁵/cm ²の注入条件でイオン注入して、高濃度のP+型ソース・ ドレイン層31を形成する。このイオン注入の活性化 は、前述した工程と同様に、およそ900℃のN2雰囲 気で10秒のランプアニールで行われる。

【0038】ここで、前記ソース・ドレイン層25,2 6, 30, 31は前記TEOS膜27を介してイオン注 入されるため、同一工程で形成することができるため、 製造工数の削減化が図れる。

【0039】また、33,34はP型ボディ層20、N 型ボディ層21の各電位を取るためのP型拡散層及びN 型拡散層である。尚、このP型拡散層33及びN型拡散 50 層34は、前述した高濃度のP+型及びN+型ソース・ ドレイン層30,31を形成する工程と同一工程で形成 してもよく、別工程としても構わない。

【0040】更に、図10において、前記TEOS膜2 8,28Aを保護膜として用いて、前記高濃度のP+型 及びN+型ソース・ドレイン層30,31上面及びゲー 卜電極18A, 18B, 18C, 18D, 18E, 18 F, 18G上面にシリサイド膜を形成する。

【0041】即ち、前記TEOS膜27を全面エッチン グにより除去し、例えば、およそ300Å程度のチタン 膜を形成した後に、このチタン膜をランプアニール処理 することで、前記高濃度のP+型及びN+型ソース・ド レイン層30,31上及びゲート電極18A,18B, 18C, 18D, 18E, 18F, 18G上にチタンシ リサイド(TiSi2)膜36を形成する。そして、未 反応のチタン膜を除去する。尚、本実施形態では、例え ば水酸化アンモニウムと過酸化水素と水との混合液を用 いて、前記未反応のチタン膜を除去している。

【0042】以下、図示した説明は省略するが、全面に TEOS膜及びBPSG膜等からなるおよそ6000Å 程度の層間絶縁膜を形成した後に、前記各高濃度のソー ス・ドレイン層30、31にコンタクトする金属配線層 を形成することで、前記液晶駆動用ドライバを構成する 通常耐圧用のNチャネル型MOSトランジスタ、Pチャ ネル型MOSトランジスタ、レベルシフタ用のNチャネ ル型MOSトランジスタ、高耐圧用のNチャネル型MO Sトランジスタ、Pチャネル型MOSトランジスタ、N チャネル型DMOSトランジスタ及びPチャネル型DM OSトランジスタが完成する。

【0043】以上説明したように本発明では、液晶駆動 用ドライバを構成するロジック系の通常耐圧Nチャネル 型MOSトランジスタ、Pチャネル型MOSトランジス タ、レベルシフタ用のNチャネル型MOSトランジス タ、高耐圧用のNチャネル型MOSトランジスタ、Pチ ャネル型MOSトランジスタ、Nチャネル型DMOSト ランジスタ及びPチャネル型DMOSトランジスタの各 ゲート電極を同一材料(ポリシリコン膜、あるいはポリ シリコン膜とチタンシリサイド膜との積層膜)で形成で きるため、従来のように異なる材質(ポリシリコン膜の 単層膜とポリシリコン膜とタングステンシリサイド膜と の積層膜)で、しかも別々の工程で形成する必要がなく なるため、高耐圧用のMOSトランジスタのゲート電極 を構成するポリシリコン膜の側壁部にロジック系の通常 耐圧MOSトランジスタのゲート電極をパターニング形 成する際に、当該ゲート電極を構成するタングステンシ リサイド膜及びポリシリコン膜が残膜するという不都合 がなくなり、これを除去するための別工程を省略でき

【0044】また、各MOSトランジスタ用の高濃度の ソース・ドレイン層形成領域上のゲート酸化膜厚を調整

することで、各MOSトランジスタ用の高濃度のソース ・ドレイン層のイオン注入工程が、同一工程で形成可能 になる。

11

[0045]

【発明の効果】本発明によれば、液晶駆動用ドライバを 構成する各MOSトランジスタの各ゲート電極を同一材 料膜で形成できるため、従来のように異なる材質で形成 する場合に発生していたゲート電極の側壁部に他のゲー ト電極を構成する異なる材質膜が残膜することがなくな るため、これを除去する工程を省略できる。

【0046】また、各MOSトランジスタ用の高濃度の ソース・ドレイン層形成領域上のゲート酸化膜厚を調整 することで、各MOSトランジスタ用の高濃度のソース ・ドレイン層のイオン注入工程が、同一工程で形成可能 になり、製造工程数の削減が図れる。

【図面の簡単な説明】

【図1】本発明の一実施形態の半導体装置の製造方法を 示す断面図である。

【図2】本発明の一実施形態の半導体装置の製造方法を 示す断面図である。

【図3】本発明の一実施形態の半導体装置の製造方法を

示す断面図である。

【図4】本発明の一実施形態の半導体装置の製造方法を 示す断面図である。

【図5】本発明の一実施形態の半導体装置の製造方法を 示す断面図である。

【図6】本発明の一実施形態の半導体装置の製造方法を 示す断面図である。

【図7】本発明の一実施形態の半導体装置の製造方法を 示す断面図である。

【図8】本発明の一実施形態の半導体装置の製造方法を 10 示す断面図である。

【図9】本発明の一実施形態の半導体装置の製造方法を 示す断面図である。


【図10】本発明の一実施形態の半導体装置の製造方法 を示す断面図である。


【図11】従来の半導体装置の製造方法を示す断面図で

【図12】従来の半導体装置の製造方法を示す断面図で ある。


20 【図13】従来の半導体装置の製造方法を示す断面図で ある。















【図2】







【図3】







[図4]







【図5】







【図6】







【図7】







【図8】







【図9】






【図10】








【図11】











e de e